Modelando un sistema decodificador H.264/AVC con FPGA

Este manuscrito resalta la utilización de un modelo funcional de un decodificador H.264/AVC dentro del proceso de Investigación y Desarrollo. Para comenzar el diseño de una tecnología desde cero es sugerente contar con modelos que constituyan la base y referencia para que el diseño, optimización e inserción de bloques internos se realice de forma certera. Ofrecen la seguridad de contar con sistemas que funcionan correctamente de acuerdo a las especificaciones técnicas y normas estudiadas, aunque en muchas ocasiones sin poseer todos los requerimientos necesarios para una aplicación lista para el mercado. Contar con esa garantía permite la paulatina sustitución de bloques de referencia por otros desarrollados a la medida, de manera que, se evalúa el funcionamiento del sistema general con el nuevo bloque insertado. En este libro se ejemplifica la obtención de un modelo funcional decodificador H.264/AVC en un FPGA. Brinda la posibilidad de desarrollar nuevos bloques optimizados en VHDL y VERILOG e ir sustituyéndolos por los bloques pertenecientes al modelo con muchas menos incertidumbre de fallos.